Skalierbare Ethernet-Architekturen für Edge-KI-Sensoren

Microchip Technology veröffentlichte Version 2.0 seiner PolarFire FPGA Ethernet Sensor Bridge, eines kompakten Hardware-Boards, das entwickelt wurde, um die Multi-Sensor-Datenaggregation für Edge-KI-Netzwerke zu standardisieren. Diese Hardware ermöglicht es Entwicklern in den Bereichen Industrieautomation, medizinische Geräte und humanoide Robotik, komplexe proprietäre Sensorverbindungen durch Netzwerkanbindungen mit geringer Latenz zu ersetzen.

Umwandlung proprietärer Datenströme für die Edge-Verarbeitung
Moderne Systeme der künstlichen Intelligenz, die am Rande des Netzwerks (Network Edge) eingesetzt werden, erfordern skalierbare Methoden, um Daten von mehreren spezialisierten Sensoren zu erfassen. Das Board der Version 2.0 erfüllt diese Anforderung, indem es eingehende proprietäre Sensorströme in standardisierten 10Gb-Ethernet-Verkehr umwandelt, was die Komplexität der Stückliste für Hardwareentwickler erheblich reduziert. Im Vergleich zur Veröffentlichung der ersten Generation erreicht diese Iteration eine Reduzierung der physischen Grundfläche um 60 Prozent, während die Kameraunterstützungskapazität verdoppelt wurde, um vier verschiedene Bildsensoren gleichzeitig zu verwalten. Darüber hinaus nutzt das Board die USB-C-Stromversorgung, um die physische Integration in rackbasierte Computerumgebungen zu optimieren.

End-to-End-Mechanismen zur Latenzvalidierung
Bei der zeitkritischen Integration von Edge-KI-Sensoren ist die deterministische Latenz ein entscheidender Leistungsparameter. Die aktualisierte Hardware verfügt über eine dedizierte Latenzmessschaltung, die für die direkte Kommunikation mit externen Analysetools konzipiert ist. Dieser Mechanismus ermöglicht es Ingenieuren, End-to-End-Verarbeitungsverzögerungen zu validieren und den Datenpfad vom ersten Moment der Sensorbetätigung bis zur endgültigen Ausführung der KI-Inferenz auf vorgeschalteten Edge-Computing-Plattformen wie NVIDIA Jetson und IGX zu verfolgen.

Hardware-Interoperabilität und Schnittstellenerweiterung
Um die Kompatibilität über verschiedene industrielle Anwendungen hinweg aufrechtzuerhalten, basiert die Bridge-Architektur auf einem Erweiterungsanschluss für eine FPGA-Mezzanine-Karte (Field-Programmable Gate Array) sowie einer Standard-PMOD-Schnittstelle. Dieses Framework unterstützt von Haus aus Basisprotokolle wie MIPI CSI-2, I²C, UART und GPIO. Durch die flexible Logikstruktur kann das System auch Videoschnittstellen mit hoher Bandbreite wie 12G-SDI, SLVS-EC 2.0, HDMI und DisplayPort aufnehmen, ohne dass grundlegende Änderungen an den Schaltkreisen der zugrunde liegenden Plattform erforderlich sind. Das komplette Hardwarepaket integriert validierte integrierte Stromverwaltungsschaltkreise, insbesondere den MCP16701, zusammen mit der Libero SoC Design Suite, um die mit Komponenten von Drittanbietern verbundenen Integrationsrisiken zu mindern.

Shakeel Peera, Vice President der FPGA-Abteilung bei Microchip Technology, erläuterte die technischen Überlegungen hinter dem Design und wies darauf hin, dass die Plattform der zweiten Generation eine sichere, energieeffiziente Grundlage in einem deutlich kleineren Formfaktor bietet. Dies ermöglicht es Entwicklungsteams, den technischen Mehraufwand zu umgehen, der entsteht, wenn verschiedene proprietäre Schnittstellen zusammenhängend funktionieren sollen.

Zusätzlicher Kontext
Dieser Abschnitt detailliert technische Spezifikationen und wettbewerbsbezogenes Benchmarking, die nicht in der ursprünglichen Pressemitteilung enthalten sind.

Auf dem industriellen Markt für Sensor-Bridging werden häufig Field-Programmable Gate Arrays eingesetzt, um proprietäre Kamerasignale in standardisierte Netzwerkprotokolle zu übersetzen. Technologien wie die CrossLink-NX von Lattice Semiconductor und die Kria System-on-Modules von AMD bieten vergleichbare Funktionen zur Sensoraggregation am Network Edge. Die Benchmark-Kriterien für diese Bridging-Komponenten konzentrieren sich typischerweise auf den statischen Stromverbrauch, die maximale Anzahl der unterstützten MIPI CSI-2-Lanes und die physischen Abmessungen der Platine. Während konkurrierende Architekturen neben der programmierbaren Struktur oft die eingebettete Anwendungsverarbeitung (Embedded Application Processing) betonen, zielt der PolarFire-Ansatz speziell auf die Minimierung der statischen Verlustleistung und die Optimierung der direkten 10Gb-Ethernet-Nutzdatenübersetzung für dedizierte vorgeschaltete Prozessoren ab.

Bearbeitet von Aishwarya Mambet, Induportals-Redakteurin, mit Unterstützung von KI.

www.microchip.com